摘要：设(she)计了(le)一种基于(yu)FPGA的光(guang)纤数字接口系统，介绍了(le)运(yun)用FPGA实现的HDLC发(fa)送(song)功能模(mo)块(kuai)和(he)接收功能模(mo)块(kuai)以(yi)及(ji)CMI编码解(jie)码模(mo)块(kuai)，该系统可以(yi)有效利用FPGA片内(nei)硬件资(zi)源，无(wu)需外围电路，高度集成且操作简单。
; 关(guan)键词：电流纵差(cha)保(bao)护；FPGA；HDLC；CMI
0. 引(yin)言
电(dian)(dian)(dian)流(liu)(liu)纵差保(bao)(bao)(bao)护(hu)广泛应用于(yu)微(wei)机继电(dian)(dian)(dian)保(bao)(bao)(bao)护(hu)中，由(you)于(yu)需要在(zai)输电(dian)(dian)(dian)线两(liang)端之间传(chuan)输三相电(dian)(dian)(dian)流(liu)(liu)及时(shi)(shi)间等数(shu)据(ju)，其关键就是保(bao)(bao)(bao)证(zheng)传(chuan)输数(shu)据(ju)的(de)(de)准确性(xing)和实时(shi)(shi)性(xing)，不受(shou)外界(jie)电(dian)(dian)(dian)磁、气候等影响(xiang)。随着电(dian)(dian)(dian)压等级的(de)(de)提(ti)高，白色(se)噪声、脉冲干扰、电(dian)(dian)(dian)磁场干扰越(yue)来(lai)越(yue)大，极易(yi)影响(xiang)两(liang)端的(de)(de)通(tong)(tong)讯(xun)质(zhi)量。光纤(xian)通(tong)(tong)讯(xun)具有频(pin)带(dai)宽(kuan)、容量大、传(chuan)输损耗小、中继距离长、抗强电(dian)(dian)(dian)磁干扰等优点，因此(ci)光纤(xian)通(tong)(tong)讯(xun)为两(liang)端数(shu)据(ju)的(de)(de)可(ke)靠(kao)传(chuan)输提(ti)供了(le)保(bao)(bao)(bao)证(zheng)。
1. 系统设计
光纤纵差保护装(zhuang)置的(de)光纤数(shu)字(zi)接口是(shi)装(zhuang)置中重要组成部分(fen)，在进(jin)行(xing)光纤数(shu)字(zi)接口设计时，我们没有(you)采用传统(tong)的(de)芯(xin)片堆砌设计方法(fa)，而(er)且运(yun)用大(da)规模(mo)可编程门(men)阵列（FPGA）来实现(xian)。在FPGA内部，主要有(you)具有(you)HDLC协(xie)议(yi)及CRC-16的(de)串行(xing)通信控制器（SCC），和光纤线路(lu)的(de)编码解(jie)码（CMI）。光收发器采用RTXM154TL芯(xin)片，硬件电路(lu)框图如图1所(suo)示。
图1 用FPGA实现的光纤数字接口硬(ying)件电流(liu)框图
接(jie)(jie)收(shou)过(guo)程(cheng)：光(guang)收(shou)发器的接(jie)(jie)收(shou)端通过(guo)光(guang)纤把接(jie)(jie)收(shou)过(guo)来的光(guang)信号(hao)转(zhuan)换为电信号(hao)，此时接(jie)(jie)收(shou)的电信号(hao)已经编过(guo)码，经过(guo)CMI解(jie)码后(hou)送至(zhi)SCC内部接(jie)(jie)收(shou)FIFO，实现HDLC解(jie)码和串并转(zhuan)换后(hou)，由DSP直接(jie)(jie)读走数据。
发(fa)送(song)(song)过程：DSP通过数(shu)据总线把(ba)需要发(fa)送(song)(song)的数(shu)据写入(ru)SCC的发(fa)送(song)(song)FIFO中，SCC根(gen)据设定好的HDLC协议，把(ba)并行(xing)数(shu)据转换(huan)为串行(xing)帧，发(fa)送(song)(song)到CMI，经CMI编码(ma)后送(song)(song)至光(guang)收发(fa)器，电(dian)信号转换(huan)为光(guang)信号经过光(guang)纤传至对侧。
2. SCC的设计
HDLC协议是高级数(shu)据(ju)链路层协议，是构成SCC的主(zhu)要部分，在HDLC通信(xin)方(fang)式(shi)(shi)中，所(suo)有信(xin)息都(dou)是以帧的形式(shi)(shi)传送的，HDLC帧格(ge)式(shi)(shi)如(ru)表(biao)1所(suo)列。
表(biao)1 HDLC帧(zhen)格式示意图
标志字(zi) | 地址段 | 控制段(duan) | 信息段 | CRC校验 | 标志字 |
01111110 | 8bit | 8bit | 可变长度 | 16bit | 01111110 |
（1）标志字
HDLC协议规定，所有信(xin)息传输必(bi)须以(yi)一(yi)个标(biao)志字(zi)(zi)开始，且以(yi)同一(yi)个标(biao)志字(zi)(zi)结(jie)束，这(zhei)个标(biao)志字(zi)(zi)是01111110（0x7E）。开始标(biao)志到(dao)结(jie)束标(biao)志之(zhi)间构成(cheng)一(yi)个完整的(de)信(xin)息单(dan)位，称为一(yi)帧。接收方可(ke)(ke)以(yi)通(tong)过(guo)搜索01111110来探知帧的(de)开始和结(jie)束，以(yi)此建立(li)帧同步。在帧与帧之(zhi)间的(de)空(kong)载期，可(ke)(ke)连续发(fa)送标(biao)志字(zi)(zi)来做(zuo)填充。
（2）信息(xi)段及“0”比特(te)插入技术
HDLC帧的(de)信(xin)(xin)息(xi)长度(du)是可变的(de)，可传送(song)(song)标(biao)志(zhi)字以(yi)外的(de)任意(yi)二进制信(xin)(xin)息(xi)。为了确保标(biao)志(zhi)字是独(du)一(yi)无二的(de)，发送(song)(song)方在发送(song)(song)信(xin)(xin)息(xi)时(shi)采用“0”比(bi)特(te)插入(ru)技术，即发送(song)(song)方在发送(song)(song)除标(biao)志(zhi)字符(fu)外的(de)所有信(xin)(xin)息(xi)时(shi)（包括(kuo)校验位），只要遇到(dao)(dao)连续(xu)的(de)5个“1”就(jiu)(jiu)自动插入(ru)一(yi)个“0”；反之，接收方在接收数据时(shi)，只要遇到(dao)(dao)连续(xu)的(de)5个“1”，就(jiu)(jiu)自动将(jiang)其后的(de)“0”删掉。“0”比(bi)特(te)插入(ru)和(he)删除技术也使得HDLC具有良好的(de)传输透明性(xing)，任何(he)比(bi)特(te)代(dai)码都可传输。
; （3）地(di)址段(duan)及(ji)控制段(duan)
地址字(zi)段用于标识接收(shou)该帧的(de)地址；控(kong)制字(zi)段用来表(biao)示命令和(he)响应的(de)类别(bie)和(he)功能。
（4）CRC校验(yan)
HDLC采用CCITT 标准的16位循(xun)环(huan)冗余校验码(ma)（CRC-16）进行(xing)差(cha)错控制，其生成多项式为
HDLC差错校验指(zhi)对(dui)整个帧(zhen)的(de)内容作CRC循环冗余校验， 即对(dui)在纠错范围(wei)内的(de)错码(ma)(ma)进(jin)行(xing)纠正(zheng)， 对(dui)在校错范围(wei)内的(de)错码(ma)(ma)进(jin)行(xing)校验，但不能纠正(zheng)。标志位和按透明规(gui)则插入的(de)所有“0” 不在校验的(de)范围(wei)内。
2.1 HDLC发送模块
发(fa)(fa)送(song)(song)模(mo)(mo)块(kuai)(kuai)主要分为发(fa)(fa)送(song)(song)控制(zhi)接口模(mo)(mo)块(kuai)(kuai)、发(fa)(fa)送(song)(song)FIFO缓存模(mo)(mo)块(kuai)(kuai)、发(fa)(fa)送(song)(song)同步模(mo)(mo)块(kuai)(kuai)、CRC校验(yan)生成模(mo)(mo)块(kuai)(kuai)、插零和(he)并串转换模(mo)(mo)块(kuai)(kuai)、插标(biao)志位模(mo)(mo)块(kuai)(kuai)。发(fa)(fa)送(song)(song)模(mo)(mo)块(kuai)(kuai)示意图(tu)(tu)如图(tu)(tu)2所示。
图2 发送功(gong)能(neng)模(mo)块示意图
（1）发送(song)FIFO缓(huan)存(cun)模块(kuai)可以存(cun)入DSP发送(song)的(de)数(shu)据(ju)(ju)，根(gen)据(ju)(ju)光纤差动要传(chuan)输的(de)数(shu)据(ju)(ju)，缓(huan)存(cun)大小为(wei)256bytes足够。本设(she)计中，串(chuan)行(xing)发送(song)的(de)速(su)(su)率(lv)(lv)为(wei)了(le)适(shi)用于(yu)(yu)复(fu)接(jie)设(she)备E1接(jie)口，把串(chuan)行(xing)的(de)速(su)(su)率(lv)(lv)设(she)为(wei)2Mbit/s。而DSP读写总线数(shu)据(ju)(ju)的(de)速(su)(su)率(lv)(lv)远大于(yu)(yu)2Mbit/s，因此主时钟和串(chuan)行(xing)收发时钟的(de)频率(lv)(lv)相差较大，而使用FIFO可以有效的(de)协调两者(zhe)的(de)频率(lv)(lv)差带来的(de)同(tong)步问题。
（2）发送(song)同步模块负责控制系统时(shi)钟(zhong)和(he)串行发送(song)时(shi)钟(zhong)的(de)同步，使(shi)相(xiang)关控制信(xin)号完成高(gao)低速(su)(su)的(de)匹(pi)配(pei)。每个进程都是(shi)串行时(shi)钟(zhong)或者(zhe)系统时(shi)钟(zhong)的(de)上升沿到来时(shi)进行高(gao)速(su)(su)和(he)低速(su)(su)或者(zhe)低速(su)(su)和(he)高(gao)速(su)(su)的(de)转换。
（3）CRC校验模块负责(ze)生成CCITT标准的(de)CRC-16码(ma)，附加到数(shu)据后面。
（4）插零模块是(shi)为(wei)了区分帧头(tou)和帧尾(wei)的(de)标(biao)志位(wei)，保证(zheng)数(shu)据(ju)链路的(de)透(tou)明传(chuan)输（即(ji)可(ke)(ke)以传(chuan)输任(ren)意(yi)组(zu)合的(de)比(bi)特(te)率），在发送(song)端对传(chuan)输数(shu)据(ju)进行”0”比(bi)特(te)填充。因为(wei)帧头(tou)和帧尾(wei)为(wei)“01111110”，因此当帧连(lian)续(xu)传(chuan)输了5个“1”比(bi)特(te)后(hou)，插入(ru)一(yi)个“0”比(bi)特(te)，可(ke)(ke)避免(mian)与标(biao)志位(wei)相同。
插零和并(bing)串(chuan)转换的(de)(de)进程：异步置(zhi)位，时(shi)钟上升沿到来时(shi)利用移位寄存(cun)器，进行8比特(te)(te)数(shu)据的(de)(de)并(bing)串(chuan)转换，对连续(xu)的(de)(de)5比特(te)(te)数(shu)据求与运算(suan)，5个“1”比特(te)(te)之后，插入一个“0”比特(te)(te)，此时(shi)以为寄存(cun)器暂停(ting)移位。
（5）插(cha)标志(zhi)位主要是对待(dai)发送(song)的(de)数据进(jin)行帧头(tou)尾的(de)添加。
图3为(wei)(wei)发送模块的时序仿真图。发送的数(shu)据为(wei)(wei)0~10。
图(tu)3 发送模块时序仿真(zhen)图(tu)
2.2 HDLC接收模(mo)块
接(jie)(jie)(jie)收模(mo)(mo)块(kuai)(kuai)主要分为接(jie)(jie)(jie)收控制接(jie)(jie)(jie)口模(mo)(mo)块(kuai)(kuai)、接(jie)(jie)(jie)收FIFO缓存模(mo)(mo)块(kuai)(kuai)、接(jie)(jie)(jie)收同步(bu)模(mo)(mo)块(kuai)(kuai)、CRC校验对比(bi)模(mo)(mo)块(kuai)(kuai)、删(shan)零和(he)串并(bing)转换模(mo)(mo)块(kuai)(kuai)、删(shan)标志位模(mo)(mo)块(kuai)(kuai)。接(jie)(jie)(jie)收模(mo)(mo)块(kuai)(kuai)示(shi)(shi)意图如图4所示(shi)(shi)。
图4 接(jie)收功能模块示意图
（1）删标志位模块负责检测发送的帧头，确(que)定起始边界，把CMI解码后的输入数据(ju)的帧头和帧尾删去。
; （2）删(shan)零和串并(bing)转换模(mo)块中对比(bi)特流中的连续“1”比(bi)特进(jin)行计数，然后用于删(shan)零判断(duan)、检测(ce)帧(zhen)结束标志(zhi)和检测(ce)帧(zhen)中断(duan)标志(zhi)的功能(neng)。计数器(qi)和下一比(bi)特在不(bu)同值(zhi)组(zu)合下所对应的含义如下：
1 当计(ji)数器的(de)值为6，且下一接收比特为“0”，表明检(jian)测到帧结束标(biao)志。
2 当(dang)计(ji)数(shu)其的值为(wei)5，且下一接收比特(te)为(wei)“0”，表明比特(te)“0”应该删去(qu)。
3 当计(ji)数器(qi)的值为6，且下一(yi)接收比特为“1”，表(biao)明检(jian)测到(dao)中断(duan)标志。
（3）CRC校验对比模(mo)块把接(jie)收(shou)(shou)到的(de)数据再进行(xing)CRC-16计(ji)算(suan)，其结果与接(jie)收(shou)(shou)到的(de)CRC-16相比较，如果相同，则表示传输(shu)数据正确(que)，否则舍弃该帧。
（4）接(jie)(jie)收(shou)同(tong)(tong)(tong)步模(mo)块(kuai)和发送同(tong)(tong)(tong)步模(mo)块(kuai)一样，模(mo)块(kuai)负(fu)责控制系(xi)统时钟(zhong)和串行接(jie)(jie)收(shou)时钟(zhong)的同(tong)(tong)(tong)步，使高低速(su)速(su)度转换。
（5）接收(shou)FIFO缓存(cun)模(mo)块是把接收(shou)的(de)数(shu)据存(cun)入FIFO缓存(cun)，并通(tong)知(zhi)DSP可(ke)读(du)取数(shu)据，DSP发(fa)生外部(bu)中断后(hou)把数(shu)据读(du)走(zou)。
图5为接(jie)(jie)收模块的时序(xu)仿真图。接(jie)(jie)收的数据(ju)为0~10。
图5 接收模(mo)块时序仿真图
3. CMI编码和解码设计
光(guang)纤线(xian)路中线(xian)路码(ma)(ma)型(xing)传输(shu)(shu)性(xing)能的好(hao)坏直接影响(xiang)光(guang)系统的传输(shu)(shu)性(xing)能。传输(shu)(shu)性(xing)能好(hao)的线(xian)路码(ma)(ma)型(xing)应该符合比特序列(lie)独立性(xing)好(hao)、功率(lv)谱密(mi)度中的高低频成分少(shao)、定时成分多(duo)、直流电平比较恒定、误(wu)码(ma)(ma)扩展系数(shu)小、码(ma)(ma)结构均匀等特征(zheng)。适于光(guang)线(xian)路传输(shu)(shu)的码(ma)(ma)型(xing)比较多(duo)，本设(she)计采用CMI码(ma)(ma)型(xing)。其变(bian)换模式为：“0”码(ma)(ma)变(bian)换为“01”，“1”码(ma)(ma)变(bian)换为交替的“00”和“11”码(ma)(ma)。
4. 结束语
与传统的(de)芯(xin)片电(dian)路相比(bi)，采(cai)用大规模可编程门阵列（FPGA）芯(xin)片具有以下一些优(you)点(dian)：
（1）通信板(ban)结构(gou)简(jian)单(dan)，便于硬件设计，只(zhi)需一块(kuai)FPGA芯片(pian)可完成以上设计，占用PCB板(ban)空(kong)间小(xiao)。
（2）可(ke)实现各(ge)功能模(mo)(mo)块(kuai)之(zhi)间(jian)的无(wu)缝连接。由于(yu)各(ge)功能模(mo)(mo)块(kuai)的逻辑均(jun)在一(yi)个芯片内部(bu)完成，不存在相互(hu)之(zhi)间(jian)电平匹配(pei)问题(ti)。
（3）时(shi)序控制简单。在芯(xin)片(pian)内部只需进行(xing)同意的(de)时(shi)序控制即(ji)可，不(bu)(bu)需要(yao)考(kao)虑(lv)对不(bu)(bu)同的(de)芯(xin)片(pian)进行(xing)不(bu)(bu)同的(de)时(shi)序控制。
（4）可(ke)靠性(xing)高(gao)。采用FPGA芯(xin)片消除了由于不(bu)同芯(xin)片厂家(jia)生产(chan)的芯(xin)片的参数不(bu)同而造成通信不(bu)稳定现象，提高(gao)了通信的稳定性(xing)能。
; 本(ben)文采用(yong)了FPGA实现(xian)的SCC和CMI功(gong)能，调试结果表(biao)明，该系(xi)统(tong)操作简单、使用(yong)灵活(huo)、能够(gou)很好(hao)地(di)应用(yong)于电力系(xi)统(tong)继(ji)电保护光纤通讯系(xi)统(tong)中。
参考文献(xian)：
[1]. 唐成虹(hong)等. 光纤纵(zong)差保护(hu)装置中光纤数字接(jie)口的设(she)计新(xin)方法.电力系(xi)统自动化.2005
[2]. 娄景(jing)艺(yi)等. HDLC控制协议的FPGA设计与实现.国外电子元器件.2005
Copyright 2018 四川臻诚电(dian)气有限公司 版权所(suo)有 ：
